

1 (20)	2 (50)	3 (30)	
20	45	30	95 A+

Normas generales

- Numere las hojas entregadas. Complete en la primera hoja la cantidad total de hojas entregadas.
- Entregue esta hoja junto al examen, la misma no se incluye en la cantidad total de hojas entregadas.
- Está permitido tener los manuales y los apuntes con las listas de instrucciones en el examen. Está prohibido compartir manuales o apuntes entre alumnos durante el examen.
- Cada ejercicio debe realizarse en hojas separadas y numeradas. Debe identificarse cada hoja con nombre, apellido y LU.
- La devolución de los exámenes corregidos es personal. Los pedidos de revisión se realizarán por escrito, antes de retirar el examen corregido del aula.
- Los parciales tienen tres notas: I (Insuficiente): 0 a 59 pts, A- (Aprobado condicional): 60 a 64 pts y A (Aprobado): 65 a 100 pts. No se puede aprobar con A- ambos parciales. Los recuperatorios tienen dos notas: I: 0 a 64 pts y A: 65 a 100 pts.

Ej. 1. (20 puntos)

Responder detalladamente las siguientes preguntas, exemplificar de ser posible.

- (4p) 1. Con segmentación *flat*, ¿Es posible utilizando solamente paginación, proteger una pagina de memoria para que no sea posible ejecutar código?
- (4p) 2. ¿Cuántos bytes de tamaño, tiene un segmento de límite 0 y granularidad 0?
- (4p) 3. ¿Qué diferencia hay entre el bit *dirty* y el bit *accessed* en una entrada de tabla de páginas?
- (4p) 4. ¿Cómo funciona un segmento *Expand Down*?
- (4p) 5. ¿Qué permisos efectivos tiene una página si su *Page Directory Entry* es de lectura/escritura con nivel de usuario y su *Page Table Entry* es de solo lectura con nivel supervisor?

Ej. 2. (50 puntos)


En un sistema tipo con segmentación flat, se propone el esquema de paginación que muestra la figura a continuación. Cada tarea ocupa exactamente 20 KB de memoria física, que corresponden a 5 páginas.

El código de las tareas será para todos el mismo, ocupado exactamente 4KB de memoria. El mapeo a memoria virtual de cada tarea corresponderá a mapear el código, datos y las dos pilas según corresponda a cada tarea.

Las tareas en el sistema son ejecutadas en orden, una por cada ciclo de reloj. Inicialmente las tareas comienzan con el EIP en la primer dirección de memoria de código y todos los registros en 0xFF, excepto el registro EAX, que contendrá el número de tarea que se está ejecutando.

Las tareas pueden cometer cualquier tipo de excepción, en ese caso deben ser reiniciadas y comenzar a ejecutar inmediatamente como si ejecutadas por primera vez.

- (10p) 1. Indicar los campos relevantes de todas las estructuras involucradas en el sistema para administrar segmentación, paginación, tareas, interrupciones y privilegios. Instanciar las estructuras con datos y explicar su funcionamiento.
- (15p) 2. Programar en C la función *mapear_tarea*, que dado el puntero al directorio de páginas de una tarea se encarga de construir todo el mapa de paginación de la misma.
- (15p) 3. Programar en ASM/C la rutina de atención de interrupciones de alguna excepción del procesador.
- (10p) 4. Programar en ASM/C la rutina de atención de interrupciones del reloj.



Ej. 3. (30 puntos)

Suponer un sistema tipo con segmentación y paginación activa. Este sistema ejecuta tareas concurrentemente por cada ciclo de reloj. Las tareas pueden llamar a un servicio denominado `sendData`, que se encarga de copiar un buffer de memoria de una tarea cualquiera a otra diferente, incluso diferente de la tarea que llama al servicio.

Los parametros de este servicio son los siguientes:

- `TASK_SRC`: nombre de la tarea fuente
- `TASK_DST`: nombre de la tarea destino
- `DIR_SRC`: dirección virtual en el espacio de la tarea fuente
- `DIR_DST`: dirección virtual en el espacio de la tarea destino
- `SIZE`: cantidad de bytes a copiar

Por cuestiones de performance, el servicio no puede modificar el registro CR3. Además se cuenta con la función: `uint32_t getCr3ByName(char* nombre)`, que toma el nombre de una tarea y retorna el CR3 de la misma. El valor de `SIZE` no puede superar los 4000 bytes. Suponer que todas las tablas y directorios de página están mapeados con *identity mapping*.

- (15p) 1. Programar en C el código de la función `getFisica`, que dado un CR3 y una dirección virtual válida, obtiene la dirección de memoria física donde resuelve la misma.
- (15p) 2. Programar en ASM/C el código de la rutina de servicio `sendData`.

Nota: Considerar que todas las tareas tienen como espacio virtual libre desde la dirección `0x123000` a `0x234000`.

1)

1. Si, las páginas cuentan con un bit de protección contra ejecución (XD) (que impide PAE)

2. El byte, específicamente el byte al que apunta la dirección base.

3. Una página con accessed=1 indica que la misma fue leída, mientras que el bit dirty indica que fue escrita (en cache, debe hacerse escritura a memoria más adelante).

Esto permite manejar la memoria en caso de que haya múltiples CPUs.

4. expand-down significa que las direcciones de memoria ~~correspondientes~~ del segmento son formadas por el rango $(base - limit), base$ en lugar de $(base, (base + limit))$

-1

5. Por defecto, la página tiene permisos R/W - Supervisión.

El bit CR0.WP cambia esto a read-only - Supervisor.

7

2)

1. - Segmentación

Dado que se trata de segmentación flat, necesitamos 4 descriptores de ~~des~~ segmento.

PDT

índice	base	límite	ATL	TYP	P	G	Dg	S
1	0x0000	LIM	0	0x2	1	1	1	1
2	"	"	0	0x4	1	1	1	1
3	"	"	3	0x2	1	1	1	1
4	"	"	3	0x1	1	1	1	1

$$LIM = 0x100 + 5 \times N \quad (\text{mínimo para } N \text{ zonas})$$

(256) (máximo 0x3FF para poder usar 1 sola PT)
(los es necesario para mappng, luego puede ser menor)

= Página con

Dado que todas las páginas tienen en 1 sola PT con el kernel en identity mapping, SE tiene 1 sola PDT (0x000) con los siguientes atributos:

U/S = 1 (use)

R/W = 1 (rwable)

P = 1 (present)

base_addr = (depende de cada zona)

otros attrs = 0

La page table tiene los siguientes enunciados:

-0x000-0x0FF (kernel) ~~base_addr = 0x000~~

P = 1 (present)

base_addr = índice de pt (identity mapping)

otros attrs = 0

- 0x100 (eligeo tarea)

U/S = 1 (user)

P = 1 (present)

base_addr = 0x100 (derecho mapping)
0x0000 attrs = 0

0x101 - 0x102 (derecho y pila nivel 3)

U/S = 1

R/W = 1

P = 1

base = (depende de la tarea)

0x0000 attrs = 0

0x103 (pila lvl 0)

R/W = 1

P = 1

base_addr = (depende de la tarea)

0x0000 attrs = 0

- manejo de tareas

se necesitan N TSS en la GDT (más una TSS inicial para basura)

(~~descripción~~). Las mismas tienen:

DPL = 0x0

P = 1

limit = 0x6f

Los mismos estarán configurados en la GDT (2 bytes por cada) y en orden.

se asume que el desc. de la TSS de la tarea 1 está en el indice 8 de la GDT, y que la TSS básica está en el indice 7)

El kernel debe tener un arreglo de TSS, (2/3 de tamaño tareas(N)) y una TSS básica con los siguientes datos:

(+SS_limpia)

- EDI, ESI
- EBX, ECX, EDX = 0x2F
- EIP = 0x100000
- EBP = 0x102 ~~FFF~~
- ESP = 0x102 FF k
- EFLAGS = 0x202
- CS = 0x23
- DS, FS, GS, SS = 0x1B
- SS0 = 0x08
- ESPO = 0x103 FFF
- IO Map = 0x FF FF

Los demás datos son llenados al copiarla sobre otra tss

- Interrupciones

Necesitamos cargar una IDT que tenga ~~entradas~~ entradas para:

- todas las excepciones del procesador
- la interrupción del reloj (32)

Estas descripciones deben tener P=1 y DPL=0 para que no sean llamadas por otras rutas.

Se asume que el PIC está configurado.

- Privilegios

El sistema proporciona solo cuatro z niveles de privilegios:
~~0x0 (Kernel/Supervisor) & 0x3 (User)~~

2.

void mapur-tarea (U16 cr3) {
 // se asume que esto se hace al principio, por el control centralizado
 // hay que limpiar el cache del TLB (flush)
 // se asume que el pte es el siguiente:
 // pd[0x000]. us = 1;
 // pd[0x000]. rw = 1;
 // pd[0x000]. p = 1;
 // pd[0x000]. base_addr = (cr3 + 0x1000) >> 12;
 // pte * p = (pte*) cr3 + 0x1000;

```

    pd[0x000] = (pte*) cr3;
    pd[0x000]. us = 1;
    pd[0x000]. rw = 1;
    pd[0x000]. p = 1;
    pd[0x000]. base_addr = (cr3 + 0x1000) >> 12;

    pte[0x100]. us = 1;
    pte[0x100]. rw = 1;
    pte[0x100]. p = 1;
    pte[0x100]. base_addr = (cr3 + 0x2000) >> 12;


    pte[0x101]. us = 1;
    pte[0x101]. rw = 1;
    pte[0x101]. p = 1;
    pte[0x101]. base_addr = (cr3 + 0x3000) >> 12;

    pte[0x102]. us = 1;
    pte[0x102]. rw = 1;
    pte[0x102]. p = 1;
    pte[0x102]. base_addr = (cr3 + 0x4000) >> 12;

    pte[0x103]. us = 1;
    pte[0x103]. rw = 1;
    pte[0x103]. p = 1;
    pte[0x103]. base_addr = (cr3 + 0x5000) >> 12;
  }
}

```

// se asume que esto se hace al principio, por el control centralizado
// hay que limpiar el cache del TLB (flush)



```
void map2r_kernel (ptr * p) {
    for (int i = 0; i < 0x100; ++i) {
        p[i].i = 1;
        p[i].base_addr = i;
    }
}
```

3.

- ISR 13:

STF EAX

PUSH EAX

CALL reservisor_rarea

POP ECX

MOV [selector], ECX

INT 0x38 ; cambia a TSS inicial para reescribir

CALL km-inir-pic ; TSS limpia

SIMPLIFICA [OFFSET] ~~PARAQUE EL BIT DE BUSY ESTA PREMISO~~

dd offset 0

dw selector 0

```

void reservar_tarea(virt_32_t tarea) {
    virt_32_t tareas = (tr >> 3) - 8;
    tss * tss_tarea = & tareas[tarea];
    memcpys((char *)tss_tarea, (char *)tss_tarea, 0x68);
    tss_tarea->eax = tareas;
    tss_tarea->cs = 0x10000 + 0x8000 * tarea;
}

```

también se pone de leer el c-3
2do val

```

void memcpys(char *src, char *dst, virt_32_t len) {
    for (virt_32_t i = 0; i < len; ++i) {
        dst[i] = src[i];
    }
}

```

q.

- ISR 32 ; pushad
~~pushad~~ 3rd ad
~~push~~ eax
call sched_prox_tarea
~~add esp, 4~~
~~ret~~
~~40-5f~~

mov ~~delegar~~, eax
call fin_intrpic
jmp far [delegar]

(selección y offset
de ej. 3)

~~popad~~
~~iret~~
popad
iret

```
Wntr-3LT Sched_prox-area (Wntr-3LT tr-act val) {
```

```
    int trace_actval = (tr >> 3) - 8;
```

```
    return trace_actval == N - 1 *
```

```
?      0x43           // loop, volver a trace 1  
?      -(tr_actval + 8); // cuando sea prox respu
```

?

ESTO ES HORRIBLE.

LEER "THE C PROGRAMMING LANGUAGE"

DE K&R

3) $\text{virt} + 32 \rightarrow \text{getFisica}(\text{virt} + 32 \& 0x32) \text{cr3}, \text{virt} + \text{virt} \}$
 $\text{pte} * \text{pd} = (\text{pte} \&) \text{cr3};$
 $\text{virt} + \text{pd_off} = \text{virt} \gg 22;$
 $\text{virt} + \text{pt_base} = \text{pt}[\text{pd_off}], \text{base_addr};$
 $\text{pte} \& \text{pt} = (\text{pte} \&) \text{pt_base} \ll 12;$
 $\text{virt} + \text{pt_off} = (\text{virt} \ll 12) \gg 22;$
 $\text{virt} + \text{pbx_base} = \text{pt}[\text{pt_off}], \text{base_addr};$
return $(\text{pbx_base} \& 0x1FFF}) + (\text{virt} \& 0x1FFF);$

}

2) Se asume que el servicio es un interrupt gate que tiene los siguientes permisos en los siguientes registros:

rcx: rax - src

rbx: rax - dfr

rcx: ~~dir~~ dir - src

rdx: dir - dsr

esi: size

```

Send Data:
pushad
pushad mov edi, cr3
pushad push edi
push esi
push edx
push ecc
push ebx
push ecx
push edx
call copiar_datos
add esp, 24
popad
ret

```

void copiar_datos (char * resto_ency, ~~uint32_t~~ + task_dsr, ~~char~~ dir_src,
 uint32_t dir_dst, ~~uint32_t~~ size) ~~uint32_t~~ (cr3) {

uint32_t cr3_src = getCr3ByName(task_src);
 uint32_t cr3_dst = getCr3ByName(task_dst);

uint32_t fiz_src = getFiz(cr3_src, dir_src);
 uint32_t fiz_dst = getFiz(cr3_dst, dir_dst);

mapear_página(fiz_src, 0x123000, cr3);
 mapear_página(fiz_src, 0x124000, 0x124000 < 0x123000);
 mapear_página(fiz_dst, 0x125000, cr3);
 mapear_página(fiz_dst, 0x126000, 0x126000 < 0x125000);
 memcpy(fiz_src, fiz_dst, size);

desmapear_página(0x123000, cr3);
 desmapear_página(0x124000, cr3); } NO HACER FALTAS
 desmapear_página(0x125000, cr3); } NO HACER FALTAS
 desmapear_página(0x126000, cr3); }

?

* $\{$ uint32_t virt_src = 0x123000 | (fiz_src & 0xFFFF);
 uint32_t virt_dst = 0x128000 | (fiz_dst & 0xFFFF);
 memcpy(virt_src, virt_dst, cr3); }

Saldría considerar que el buffer ocupa más de 1 página
 NOTA (max 2 por el maximo size)

```

void map_p2m_page(uint32_t f1s, uint32_t vir, uint32_t cr3) {
    pde * pd = (pde*) cr3;
    uint32_t pd_offset = vir >> 22;
    pd[pd_offset].p = 1;
    pd[pd_offset].rw = 1;
    pte * pt = pd[pd_offset].base_addr;
    uint32_t pt_offset = (vir << 12) >> 22;
    pt[pt_offset].p = 1;
    pt[pt_offset].rw = 1;
    pt[pt_offset].base_addr = f1s >> 12;
}

```

~~map + flush();~~

```

void desmap_p2m_page(uint32_t vir, uint32_t cr3) {
    pde * pd = (pde*) cr3;
    uint32_t pd_offset = vir >> 22;
    pd[pd_offset].p = 0;
    pd[pd_offset].rw = 0;
    pte * pt = pd[pd_offset].base_addr;
    uint32_t pt_offset = (vir << 12) >> 22;
    pt[pt_offset].p = 0;
}

```

~~3~~

```
void memcp32( uint32_t src, uint32_t dst, uint32_t len ) {  
    char * srcp = (char *) src;  
    char * dstp = (char *) dst;  
    for (int i = 0; i < len; ++i) {  
        dstp[i] = srcp[i];  
    }  
}
```

7