

*Cult. gio  
Grevel*

## Organización del Computador 2

### Segundo parcial - 15/11/18

*Normas generales*

1 (0)	2 (40)	3 (35)	Final
12,5	35	30,5	78 (A)

- Numere las hojas entregadas. Complete en la primera hoja la cantidad total de hojas entregadas
- Entregue esta hoja junto al examen, la misma **no** se incluye en la cantidad total de hojas entregadas
- Esta permitido tener los manuales y los apuntes con las listas de instrucciones en el examen. Está prohibido compartir manuales o apuntes entre alumnos durante el examen. Está prohibido
- Cada ejercicio debe realizarse en hojas separadas y numeradas. Debe identificarse cada hoja con nombre, apellido y LU.
- La devolución de los exámenes corregidos es personal. Los pedidos de revisión se realizarán por escrito, antes de retirar el examen corregido del aula.
- Los parciales tienen tres notas. I (Insuficiente): 0 a 59 pts, A- (Aprobado condicional) 60 a 64 pts y A (Aprobado) 65 a 100 pts. No se puede aprobar con A- ambos parciales. Los recuperatorios tienen dos notas: 1 0 a 64 pts y A 65 a 100 pts

### Ej. 1. (25 puntos)

- (25p) a. Considerando la siguiente tabla de traducciones de direcciones por segmentación y paginación. De ser posible, dar un conjunto de descriptores de segmento, directorio de páginas y tablas de páginas que cumplan con todas las traducciones **simultáneamente**. Detallar los campos de todas las estructuras involucrados. Además indicar desde qué segmento de código se está ejecutando cada acceso, si la traducción es *identity mapping* y en el caso que alguna traducción no sea posible indicar, ¿por qué?

Lógica	Lineal	Física	Características
0x0193:0x838401A7	0x960C31A7	0x332A21A7	Lectura de 4 bytes como nivel 0 a nivel 3
0x01A0:0x0392412A	0x960C312A	0x332A212A	Lectura de 2 bytes, como nivel 0 a nivel 0, solo lectura.
0x02A8:0x834AFFFF	0x8397FFFF	0x8A9FFFF	Escritura de 4 bytes, como nivel 0 a nivel 0
0x02B2:0x01B10FFF	0x01B10FFF	0x0010FFFF	Escritura de 1 byte, como nivel 2 a nivel 2

### Ej. 2. (40 puntos)

2. Sección un sistema con segmentación flat y paginación activa, en dos niveles de protección, que ejecuta concurrentemente un conjunto de hasta 1024 tareas independientes. Estas tienen acceso al servicio **NewTask**, que crea una instancia de tarea de entre tres posibles códigos almacenados en el sistema. El servicio toma como parámetro en el registro **eax** un número del 1 al 3 que indica cuál es el código a cargar en la nueva tarea. Además, en este mismo registro se debe retornar uno de los siguientes valores:

- 1 a 3: La nueva instancia de tarea fue creada, indicando de qué tipo fue.
- -1: Ninguna tarea nueva fue creada, indicando que un error.

Considerar que los registros restantes no deberán ser alterados por la ejecución del servicio.

En el caso de la nueva tarea, esta deberá almacenar en **edx** el **id** de la tarea que la creó

- (10p) a. Definir un posible mapa de memoria. Indicar el rango de direcciones de:

- páginas de kernel
- páginas de código y datos de las tareas. Indicar su tamaño.
- páginas donde se mapean las tareas creadas.

Además indicar qué información específica es almacenada en cada rango designado. Por ejemplo: *Page Directory*. Explicar el esquema de paginación utilizado detallando el mapeo de cada área de memoria junto con sus atributos. Preferentemente realizar un dibujo del mismo.

- (5p) b. Dibujar las entradas en la HYT para el servicio **NewTask**, para las rutinas de excepciones y para la interrupción de reloj. Complete todos los campos necesarios.
- (25p) c. Implementar en ASM y/o C la rutina del servicio **NewTask**

Se cuenta con las siguientes funciones:

- **tss\* tss\_getFree()**: Retorna una **tss** libre para una nueva tarea. Si no existe **tss** libre retornará **null**.
- **uint32\_t sched\_getId()**: Retorna el **id** de la tarea actual.
- **void sched\_add(tss\*)**: Agregar un puntero a una **tss** dentro del scheduler para ser ejecutada.
- **pde\* mmu\_newPD()**: Retorna un directorio de paginas donde todas sus entradas son no presente.
- **void mmu\_mapPage(pde\* cr3, void\* virtual, void\* fisica, uint8\_t us, uint8\_t rw)**: Mapea la pagina **virtual** al marco de pagina **física** en el mapa de memoria dado por **cr3** con los atributos **us** y **rw**.

### Ej. 3. (35 puntos)

Se desea implementar una funcionalidad de kernel que cada vez que se desaloje una tarea dentro de la rutina de atención de interrupciones del reloj, se almacene en qué función del código de la tarea se produjo la interrupción.

- (10p) a. Suponiendo que se cuenta con una función que indica la próxima tarea a ejecutar. Construir una posible rutina de atención de interrupciones de reloj que utilice dicha función para intercambiar tareas. Explicar el funcionamiento de la rutina y de la función que indica la próxima tarea. ¿Qué pasa en el caso que el intercambio de tareas sea por la misma tarea?
- (25p) b. Modificar la rutina anterior para agregar la funcionalidad pedida. Considerar que se cuenta con la función **void logEIP(uint32\_t gdtIndex, void\* func)**, que toma el índice en la GDT de la tarea que se encontraba ejecutando y el puntero a la función que se estaba ejecutando.

**Nota:** Asumir que todas las subrutinas dentro del código fueron llamadas mediante la instrucción **call**. Esta ocupa exactamente 6 bytes, siendo los últimos 4 bytes la dirección de la función a llamar.

1) Primero veamos qué índices de la GDT deben estar presentes. Veamos los 40 bits de segmento.

0x0193	= 0001 0001 1001 0000	$\rightarrow \text{RPL} = 11$	Indice: 0011 0001 = 0x32
0x01A0	= 0001 0001 1010 0000	$\rightarrow \text{RPL} = 00$	0001 0001 1010 0000 = 0x34
0x02A8	= 0001 0100 0100 0000	$\rightarrow \text{RPL} = 00$	0001 0100 0100 0000 = 0x55
0x02B8	= 0001 0100 0101 0000	$\rightarrow \text{RPL} = 10$	0001 0100 0101 0000 = 0x56


Todos están en la GDT

Veamos qué pasa con las direcciones físicas:

$$0x960C31A7 \rightarrow \text{Dir} = 10\ 0101\ 1000 = 0x258$$

Table = 0x0C3

Offset = 0x1A7



El 2º tiene la misma Dir y Table, solo cambia el offset

$$0x8317AFF \rightarrow \text{Dir} = 10\ 0000\ 1101 = 0x20B$$

Table = 11 0001 0000 = 0x31A

Offset = 0.FFF

Esto significa que la tabla de directorios tiene que tener presentes los entradas 0x258 (que dirige a una tabla con el índice 0x0C3 presente), 0x20D (con índice de PT 0x1A7 presente), 0x310 (con índice de PT 0x310 presente) y 0x31A (con índice de PT 0x31A presente).

Los 40 bits  $\Rightarrow$  necesitas disponibilidad 0x1FB

A su vez, las 2 primeras direcciones se mapean a la misma página cuya base es 0x332A2. Las otras 2 mapean ~~una~~ bases 0x8A9FE y 0x0010F respectivamente

Además, falta la base y el límite de los segmentos.

Queremos que Linear = base + lógica y que lógica < límite

$$\Rightarrow \text{base} = \text{linear} - \text{lógica}$$

0x01B1 0FFF

0x 01B1 0FFF

0x960C31A7

0x83401A7

0x12A83000

0x960C31A7

0x0392412A

0x9279F000

0x8317AFF

0x834AAATFF

0x004D0000


No se cumple lógica < límite!!

Ahora podemos introducir un GDT y asignar GDT y espacio de paginación.

GDT	Base	Límite	G	D	I	P	R	S	TSS	Gdiferida
0	0x332A2	descritor nulo: todos los bits en 0								1
0x32	0x12A83000	0xFFFFFFF	0	1	0	0	1	0	1	0xE
0x33	No importa	No importa	0	1	0	0	1	0	1	0x0
0x34	0x9279F000	0xFFFFFFF	0	1	0	0	1	0	1	0x0
...										
0x55	0x004D0000	0xFFFFFFF	0	1	0	0	1	0	1	0x2
0x56	0x00000000	0xFFFFFFF	0	1	0	0	1	2	1	0x2

Los parámetros algo lo subrayaste grande cosa porque entre punto no tienen como punto que indica del resto

Diagrama de paginación:




DirPT1..3 son direcciones de memoria física que son la base de los PT. Pueden ser casi cualquiera, solo deben no pisarse entre sí ni a las 4 direcciones del cruceado (y estar dentro de la memoria, claro)

- a) Ejecuto desde código nivel 0 pero con RPL = 3 (caren, CPL = 0)  $\Rightarrow$  EIP/EPC no importa porque es continua
  - b) Ejecuto con CPL = 0 y RPL = 0  $\Rightarrow$  EPL = 0
  - c) ..  $\Rightarrow$  CPL = 0, RPL = 0  $\Rightarrow$  EPL = 0
  - d) ..  $\Rightarrow$  CPL = 2, RPL = 2  $\Rightarrow$  EPL = 2
- )  $\rightarrow$  Los entradas 1 y 2 no pueden estar definidas al mismo tiempo, y a que no puedes tener que los permisos sean usuario y supervisor AL MISMO TIEMPO, se esperaba que identificaran este problema, y elegir una de las entradas para no definirla
- Ninguna traducción es identity mapping.

2) a. Para el kernel voy a usar 4MB, los primeros 4MB de memoria donde, entre otras cosas, voy a tener guardadas 3 páginas para cada uno de los 3 códigos (1 para el). Al Kernel lo mapeo con identity mapping. Luego, para cada tarea voy a usar (además de una página para la PD) una página para el código, una para datos, (dónde también ponga en la pila) y 2 para sus PTs (en una van a estar las entradas asociadas al kernel y en la otra, las asociadas a otras páginas).

He hecho lo siguiente:



Las nuevas tareas creadas se van mapeando en la siguiente página libre que se tenga disponible. Los TSSs entran dentro del kernel.

Atributos: Las páginas del kernel tendrán  $V/S = 0$  (tanto a la entrada de la PD como en las 1024 de la PT asociada).  $R/W = 1$  (no queremos escribir en el kernel, salvo llegar el caso, en la pila). Que la ~~segmentación~~ (~~a~~) de código y datos,  $V/S = 1$  y  $R/W = 1$  ~~para datos y código~~ (~~que no se escriba esto~~, si es código se encarga la unidad de segmentación) ~~que no se escriba esto~~ (~~que no se escriba esto~~).

En todos ~~los~~ ~~casos~~, el bit de Presente está seteado. El resto de los campos, en 0, salvo la base del page frame que para las del kernel será igual al índice de su PTE y para las tareas, te corresponderá su número +3 y +9 para código y datos respectivamente. Los address de las PT siguen la misma lógica pero +1 y +2.

b. Las entradas de las excepciones son Interrupt Gates <sup>(I.G.)</sup> ~~intendidas~~ de ocupando los índices 0 a 31. La interrupción del reloj (también I.G.) ocupará la entrada 32 y la sys call la pondremos en 0x80 (en honor a Linux), también como I.G.

De este modo, las I.G. de los índices 0 a 32 y la 0x80 tendrán  $P=1$ ,  $DPL=0$  (salvo int 0x80 con  $DPL=3$  para poder ser llamado por las tareas),  $D=1$  y el resto de los ~~desperdicio~~ bits en 0 excepto:

- .bits 9 y 10 (que identifican que sea I.G.)

- .Offset: ~~que~~ apuntará al lugar del código donde empieza el handler de la interrupción asociada
- .Selector de segmento: será el del segmento de código nivel 0.

(\*) Ademá, me voy a guardar los 3 códigos posibles de las tareas en las páginas 1, 2 y 3 del kernel respectivamente. Así es más fácil encontrarlas para copiarlas luego.

(\*) Escribir la vía PTE con  $R/W=1$ . De todos modos, es seguro pues accederemos dentro el kernel si seguimos a escribir.

c. Asumo que el scheduler maneja a las tareas con un vector `tareas[n]`.

isr-80:

```
pushad  
push eax  
call NewTask_C ; en eax retorna 1..3 o -1  
sub esp, 4  
cmp eax, -1  
je error  
popad ; eax tiene el mismo valor q. e retorna pues, si pedí copiar código 2, p.ej, NewTask_C  
int ; me va a devolver en eax un 2 porque es lo mismo.
```

.error: popad

mov eax, -1

int

→ Pero de alguna forma te llevas que encargar del PUSHAD  
esto es si como lo pusiste no anda

Lo que vamos a hacer en la función C es:

- 1) ver si ~~parametros~~ hay menos de 1024 tareas. Si no se pide agregar, retornamos -1
- 2) (llamar a `tss_getFree()`). Si retorna NULL, retornamos -1
- 3) Creamos una nueva PD. ~~Reproducir los pasos~~
- 4) Planteamos el kernel
- 5) " " Código grande
- 6) Completamos la tarea Copiamos el código
- 7) DeCompleta la nueva TSS
- 8) Agregamos TSS al Scheduler
- 9) Retornamos, con el mismo parámetro de entrada

```
uint32_t NewTask (uint32_t numeroCódigo) {
```

```
    uint32_t idActual = sched_getId();
```

```
    if (tareas.size() == 1024) return -1; // Punto 1
```

```
    tss * nuevaTSS = tss_getFree();
```

```
    if (nuevaTSS == NULL) return -1; // Punto 2
```

```
    pde * nuevaPD = mmu_newPDE(); // Punto 3
```

```
    for (int i = 0; i < 1024; ++i) {
```

```
        mmu_mapPage(nuevaPD, i * 4096, i * 4096, 0, 1); // Punto 4
```

```
    } // Punto 5
```

```
    mmu_mapPage(nuevaPD, 0x40000, 0x40000 + idActual * 5 * 4096 + 3 * 4096, 1, 1); // Punto 6
```

```
    mmu_mapPage(nuevaPD, 0x40000, 0x40000 + idActual + 5 * 4096 + 4 * 4096, 1, 1); // Punto 7
```

~~copiar código~~ copiar código (numeroCódigo, 0x40000 + idActual + 5 \* 4096 + 4 \* 4096);

nuevaTSS → ionap = 0xFPTF;

" → CS = ~~selección-segmento.copiar\_lv23~~; // Dependiendo de cómo se armó la GDT

" → GS = " // DATOS // pero como que se deben querer los segmentos

" → FS = " //

" → DS = " //


" → ES = " //

" → SS = " //

No me pidieron hablar de segmentos, por eso no lo hice, pero se usaría una GDT con un selector nulo, 2 de offset, 2 de datos (que es id), 3 de segmentos y luego los segmentos de los TSS que para este tema son estos sabemos cuál es el selector

nuevaTSS → edi = id\_actual; → esto libra en ed, pero se entiende la información

→ si = 0  
→ ebx = 0  
→ edx = 0  
→ eax = 0  
→ eax = 0  
→ flags = 0x202;  
→ cr3 = nuevaPD,  
→ cip = ~~0x0000~~ START; // donde empieza el código  
→ esp = ~~0xFFF~~; // al final de la página  
→ ss0 = SEL\_SEG\_DATOS\_LV0;  
→ esp0 = ~~0xFFF~~



Notar que ~~pasó~~ los páginas de nivel 1 y 2 no se importan por si mismas. Solo 2 niveles de páginas. Ello mismo con el selector de segmento de la LDTR. Como no la usas, no tiene.

sched-add(nuevaTSS);

return numeroCódigo;

void copiarCódigo (uint32\_t numero, uint32\_t \*dst) {

    uint32\_t \*src = 4096 \* numero; // asumí que guardé el código de 1..3 en las páginas  
    // del kernel 1 a 3, así es más fácil entender donde

    for (int i=0, i<4096; ++i) {

        dst[i] = src[i]; → CUIDADO! NO TE PUEDES Mapear la página

    física, no podés copiar esto, deberías tenerla mapeada la página物理mente a tu propio directorio (ojo a el CR3 actual) (como en el TP2).

3) a. Hacemos la función dada sched\_proxima\_tarea y me devuelva el selector de la tarea tss\_selector dw 0 } → está definido al revés de como debería fd if tss\_offset dd 0 }

151-32:

```
pushad  
call ebx ; se pone en la pila fin_intr-pic  
call sched_proxima_tarea  
str bx  
cmp ax, bx  
je Fin (*)  
mov [tss_selector], ax  
jmp far [tss_offset]  
Fin:  
popad  
iret
```

En primer lugar, ~~tareas~~ podemos tratar los registros, pues llamamos a 2 funciones y estamos en modo de tarea, así que no queremos perder todo eso.

~~tareas~~ le aviso a pic que atendió la interrupción del reloj.

Llamamos a la función dada que lo que hace es fijarse en el schedule cuál es la próxima tarea y nos devuelve su selector (normalmente construimos el schedule con un vector que contiene a las tareas activas).

Si cargamos en bx el selector de la tarea actual.

NO ES ESTE EL MOTIVO

Cambiamos, con la próxima tarea: si son la misma, no hace falta cambiar (presumimos que la misma, es redundante). En tal caso, ya podemos volver a la tarea ~~habiéndole~~ ~~apagado~~ previamente los registros de la pila.

Sino, movemos este nuevo selector al lugar de memoria donde está el selector para luego hacer un jmp far con el offset dado.

b. Antes de escribir el código, explíquenos lo que vamos a hacer: ~~se pone en la pila~~

Al hacer un call común y corriente, se guarda en la pila el ~~volver~~ EIP de retorno. Si seguimos esto, podemos ir a esa dirección, ~~antes~~ mirar los 4 bytes anteriores y obtener quién es la función.


Pero, ¿dónde está este EIP? Asumiendo que dentro de estos bloques programados descritos, se ha armado el stack frame al caer en la última función, por lo que el EBP apunta al EBP de la función llamadora que está inmediatamente por encima (por debajo pues es Expands down) del EIP buscado.

Pero luego vienen las interrupciones del reloj y un cambio de ~~contexto~~ privilegio. Esto significa que no podemos acceder tan fácil a esto. Tenemos que buscar el SS y EBP en la pila de nivel 0 para luego ir a la vieja pila de nivel 3 donde está lo que queremos.

Luego del pushad queda la pila de la siguiente manera:

⇒ en esp + 44] tengo el esp original  
y en [esp + 48] " " " original

⇒ en [esp + 8] tengo el ebp que quería  
y en [esp + 48] el ss original



→ lo que trae este la misma worth (\*), y luego: pila original:

```
jc fin (*)
mov ebx, [esp + 8] ; ebx = esp - ult
mov edx, [esp + 68] ; eax = ss
mov eax, [eax; ebx] ; i dejo el byte por el pop llanadra
mov ebx, [ebx]
```

```
mov ecx, [edx: ebx + 4]
mov edx, [esp + 36] ; eax = selector de seg. del código original
```

```
mov ebx, [edx: eip - 4] ; ebx = *func que queria
```

; Finalmente q-sos el indice en la GDT, o sea, no quieras los 10:3 bits del selector.

shr edx, 3 ; ahora si tengo el indice

push edx

push ebx


call logEIP

add esp, 8

pop eax

mov [tsr-selector], ax

jmp far [tsr-offset]



Función llanadra

eip → call ultimamente por ret

→ Querés el índice de la tarea, o sea de la TSS, NO del Selector de código. La idea es que uses el TR.

Fin:

popad

iret