

Nº Orden	Apellido y nombre	L.U.	Cantidad de hojas
1	Brandwein Eric	349/46	6

(A)

MUY BUEN
PARCIAL

Organización del Computador 2
Segundo parcial - 14/11/17

CORRIGIDO
POCHO

1 (20)	2 (50)	3 (30)	
18	30	35	83.

Normas generales

- Numere las hojas entregadas. Complete en la primera hoja la cantidad total de hojas entregadas.
- Entregue esta hoja junto al examen, la misma no se incluye en la cantidad total de hojas entregadas.
- Está permitido tener los manuales y los apuntes con las listas de instrucciones en el examen. Está prohibido compartir manuales o apuntes entre alumnos durante el examen.
- Cada ejercicio debe realizarse en hojas separadas y numeradas. Debe identificarse cada hoja con nombre, apellido y LU.
- La devolución de los exámenes corregidos es personal. Los pedidos de revisión se realizarán por escrito, antes de retirar el examen corregido del aula.
- Los parciales tienen tres notas: I (Insuficiente): 0 a 59 pts, A- (Aprobado condicional): 60 a 64 pts y A (Aprobado): 65 a 100 pts. No se puede aprobar con A- ambos parciales. Los recuperatorios tienen dos notas: I: 0 a 64 pts y A: 65 a 100 pts.

Ej. 1. (20 puntos)

Responder detalladamente las siguientes preguntas, ejemplificar de ser posible.

- (4p) 1. ¿Cuántos bytes de tamaño, tiene un segmento de límite 0 y granularidad 0?
- (4p) 2. ¿Qué diferencia hay entre el bit *dirty* y el bit *accessed* en una entrada de tabla de páginas?
- (4p) 3. ¿Qué permisos efectivos tiene una página si su *Page Directory Entry* es de sólo lectura con nivel de usuario y su *Page Table Entry* es de lectura/escritura con nivel supervisor?
- (4p) 4. ¿Cuál es el nivel de privilegio necesario en un descriptor de interrupciones que atiende interrupciones de hardware? ¿Cómo se establece?
- (4p) 5. ¿Qué mecanismo se utiliza para saber si puedo acceder a un segmento de código?

Ej. 2. (30 puntos)

Se desea tener una función que dado una dirección de memoria correspondiente a la base del directorio de páginas, y una dirección física, devuelva un valor correspondiente a la cantidad de direcciones virtuales distintas por las que se puede acceder a dicha dirección.

La firma debe ser

```
unsigned int cantidad_direcciones(unsigned int base_dir, unsigned int fisica);
```

1. (15p) Escriba el código en C de la función, contando solo direcciones que se puedan acceder en nivel Supervisor.
2. (5p) Modifique la función anterior para considerar las direcciones en nivel de Usuario.
3. (10p) Si el valor devuelto por los llamados a las funciones anteriores con una determinada dirección física son 0, ¿se puede asumir que la página que corresponde es una página física libre? Justifique.

Nota: Considerar que los marcos de página son de 4kb.

Ej. 3. (50 puntos)


En un sistema con segmentación flat, se propone el esquema de paginación que muestra la figura a continuación. Cada tarea ocupa exactamente 20 KB de memoria física, que corresponden a 5 páginas.

El mapeo a memoria virtual de cada tarea corresponderá a mapear el código, datos y la pila de nivel 0 según corresponda a cada tarea.

Las tareas en el sistema son ejecutadas en orden, una por cada ciclo de reloj. Inicialmente las tareas comienzan con el EIP en la primer dirección de memoria de código y todos los registros de uso general en 0x00, excepto EAX, que contendrá el número de tarea que se está ejecutando y EBX que contendrá el valor 0xFF la primera vez que se ejecute, o el código de error de la excepción correspondiente en el caso de que la tarea se haya reniciado.

Las tareas pueden cometer cualquier tipo de excepción, en ese caso deben ser reiniciadas y comenzar a ejecutar inmediatamente respetando las condiciones descriptas en el párrafo anterior. Puede suponer que la pila de nivel 3 apunta la tope de la página de datos de nivel 3.

- (10p) 1. Indicar los campos relevantes de todas las estructuras involucradas en el sistema para administrar segmentación, paginación, tareas, interrupciones, privilegios, registros de control y funciones del scheduler. Explicar como deben instanciarse las estructuras de datos y explicar su funcionamiento.
- (15p) 2. Programar en C la función `mapear_tarea`, que dado el puntero al directorio de páginas de una tarea se encarga de construir todo el mapa de paginación de la misma.
- (15p) 3. Programar en ASM/C la rutina de atención de interrupciones de alguna excepción del procesador.
- (10p) 4. Programar en ASM/C la rutina de atención de interrupciones del reloj.



1. Tiene 1 solo byte de tamaño.

2. El bit dirty se setea en 1 cuando algún proceso escribe en una dirección perteneciente a la página indicada por esa entrada, y el bit accessed se setea cuando alguno de los ejecutado esos páginas es leído o escrita. Ambos pueden ser seteados en 0 por el sistema operativo si se desea; el procesador no lo hace.

3. Si CR0.WP está en 1, tanto para el kernel como para el usuario los permisos efectivos serán los más restrictivos, es decir, de sólo lectura con nivel supervisor. Si CR0.WP estuviera en 0, el kernel podría escribir la página aunque sea de sólo lectura.

4. Se utilizará el mecanismo de cheques de protección, asumiendo que el bit de protección está activado en el CR0. Cuando un proceso realiza una instrucción que implica correr código de los monos, jmp far o call far, la dirección lógica provista por el mismo contiene un selector de segmento y un offset. El selector de segmento, a su vez, contiene el RPL en sus primeros dos bits, que es el requested privilege level. Si asumimos que el segmento de código ~~no es conforming~~ es externo con el índice del selector de segmento no es conforming, el chequeo se realiza con estos pasos:

$$\text{ND} \quad \text{CPL} = \text{DPL}$$

- Se calcula el EPL = $\max(\text{CPL}, \text{RPL})$, CPL siendo el descriptor privilege level del segmento de código del proceso que realizó el pedido;

(sigue)

- Se compara el EPL obtenido con el DPL del segmento de código al que se está haciendo acceso, permitiéndolo si y sólo si $EPL = DPL$. Si, en cambio, asumimos que el segmento es conforming, el cálculo cambia. En vez de calcular el EPL, se usa directamente el CPL del proceso que hace el pedido, y se compara con el DPL del segmento de código pedido. Si ~~CPL~~ $\geq DPL$, el código pedido se ejecutó con el nivel de privilegio del proceso original.

9- El nivel del DPL de este tipo de descriptores debe ser 0.

El programador del kernel, cuando crea cada uno de los entradas de la IDT, en las posiciones de las interrupciones externas, debe establecer el DPL ~~en~~ en 0, que son los bits 21 y 22.

1-

unsigned int cantidad_direcciones(unsigned int base_dir,
unsigned int p.siz) {

// asumo que base_dir es la dirección física de la base,
// y que tiene los 12 bits menos significativos en 0.

// para no tener que hacer la función 2 veces para el punto
// 1. y 2., delego a otra función que tome el privilegio
// como parámetro

return cantidad_direcciones_con_priv(base_dir, Fisica, 0);

3

unsigned int cantidad_direcciones_con_priv(unsigned int base_dir,
unsigned int fisica, unsigned int u-s) {

pde* directorio = (pde*) base_dir;
unsigned int cantidad = 0;

for (unsigned int i = 0; i < 1024; i++) {
 if (directorio[i].p == 1) {

pte* tabla = (pte*) (directorio[i].addr << 12);

for (unsigned int j = 0; j < 1024; j++) {

if (tabla[j].p == 1 &&

fisica_accesible(directorio[i], tabla[j],
 fisica, u-s)) {

cantidad++;

5

}

return cantidad;

4

bool fisica_accesible (pde dir_entry, pte table_entry,
unsigned int fisica, unsigned int u-s) {

bool accessible = u-s & dir_entry.user_supervisor &&
 u-s & table_entry.user_supervisor;

unsigned int base_página = table_entry.addr << 12;
 unsigned int ultima_dir = base_página + 0xFFFF

return accessible && base_página <= fisica &&
 fisica <= ultima_dir;

5

previstos!

Se assume que los structs `pte` y `pte` son provistos, y la cantidad devuelta se refiere a todas las direcciones que se necesitan acceder con modo supervisor.

2.- Dadas a que delegamos a otra función, lo único que hay que combien para ~~que~~ contar las direcciones que solo se necesitan acceder en modo usuario es llamar a cantidad_direcciones con `-priv` con el último parámetro igual a 1.

3.- Excepto que la base_dir apunte al único directorio de tablas que hay en todo el sistema, no se necesita comprobar que esté libre. ~~Si más tarde se pone la dirección~~ y aunque fallece el único, es posible que el kernel, en su gran sabiduría, use una dirección ^{física} manteniendo cada vez una nueva dirección virtual a la que quiere utilizar, y luego de utilizarla la desmarre, por ejemplo.

Si el directorio no puse el único, nadie tiene otro directorio que tenga memoria la ~~dirección~~ ^{página}, con lo cual no sería una página libre.

1. Segmentación

Debe haber una GDT con 5 entradas iniciales: Un descriptor nulo, y los otros 4 de este modo:

	G	D/B	P	DPL	S	Type	Limit
(Datos M. 0)	1	1	1	0 0	1	0010	0xFFFF
(Código M. 0)	1	1	1	0 0	1	1000	0xFFFF
(Datos M. 3)	1	1	1	1 1	1	0010	0xFFFF
(Código M. 3)	1	1	1	1 1	1	+000	0xFFFF

Para el limit, se asume que la memoria tiene 4 GB

Estos cuatro descriptores tienen base = 0.

Para cada uno de los N tareas deberemos tener una entrada de descriptor de TSS, y otra para la tarea inicial, pero eso se discutirá en la sección de tareas.

La dirección física base de la GDT deberá ser cargada en el registro GDT R, en CS se deberá cargar 0x10, y en los otros registros de selectores de fragmento, 0xB.

Paginación

Se utilizará paginación de dos niveles, teniendo cada tarea su Page Directory ~~y~~ Page Table. El Page Directory tendrá una sola entrada con P=1, R/W=1, U/S=1, y addr = los 20 bits más significativos de la dirección física de la Page Table de la tarea en particular, y los demás bits = 0. En la Page Table, los primeros 256 entradas estarán mapeadas con identity mapping a las direcciones físicas del kernel, con lo cual tendrán P=1, R/W=1, U/S=0, addr = los 20 bits más significativos de la base de la página correspondiente, y el resto de los bits en 0. Los siguientes tres entradas apuntarán al código, datos, y la pila de nivel 0 de cada tarea, y entonces serán así:

sigue

empezando desde 0

Entrada #	P	R/W	U/S	Addr.
Código: 256	1	0	1	$256 + N \cdot 5 - 5 + 1$
Datos: 257	1	1	1	$256 + N \cdot 5 - 5 + 2$
Pila: 258	1	1	0	$256 + N \cdot 5 - 5 + 3$

N = número de tarea actual.

Todos los otros entradas, tanto del PD como del PT, tendrán P=0.

Para habilitar paginación, necesitaremos también tener un PD y

~~Page Tables~~ del kernel. Por simplicidad, construiremos estos estructuras con identity mapping de todo el espacio de memoria del kernel. También necesitaremos setear el CR3 con la base del PD del kernel, y setear los bits CR0.PE=1 y CR0.PG=1, para habilitar modo protegido y paginación.

TAREAS

Para cada una de las N tareas, como dicho anteriormente, deberemos tener una entrada en el GDT que sea ~~un~~ descriptores de TSS, y otra entrada más para la tarea inicial.

El descriptor de TSS de la tarea inicial sólo deberá apuntar, con su base, a un espacio en memoria con ~~espacio~~ espacio suficiente libre consecutivo para poder guardar una TSS, ya que ésta será "reescrita" cuando se salte a otra tarea. Deberá, también, tener P=1. Los descriptores de TSS de las tareas, en cambio, deberán apuntar a ~~espacio~~ direcciones con TSSs cargados con datos específicos; en particular, cada TSS deberá tener:

- .iomap = 0xFFFF
- EFLAGS = 0x202, para habilitar interrupciones
- GS,FS,DS,SS,ES = 0x1B
- CS = 0x23
- EIP = $(256 + n \cdot 5 - 5 + 1) \ll 12$, siendo n el número de tarea ~~actual~~ ^{al que} pertenece (0xFF)
- EAX = n
- EBX = 0xFF
- EDI,ESI,EDX,ECX = 0
- EBP = ~~(256 + n \cdot 5 - 5 + 3) \ll 12~~
- SS0 = 0x0
- ESP0 = $256 + n \cdot 5 - 5 + 4$

Hoja 4/6

El resto de la TSS estará en 0.

Para comenzar a correr los tareas, se deberá cargar el Task Register con el selector de segmento de ~~la~~ la TSS de la tarea inicial, o sea, como el descriptor está en el índice 5 del GDT, es 8x28. Luego, se habilitarán interrupciones como se veía en la ejecución de interrupciones, y se hará un jmp far a la primer tarea, con la dirección lógica correspondiente.

Interrupciones

Se crea una estructura, llamada IDT, que tendrá como entradas descriptores de interrupciones. Los índices 0 a 31 de esta estructura serán interrupciones de excepción del tipo OxE, o sea, 32-bit interrupt gates, que apuntarán al código a ejecutar cuando sucede una ~~int~~ excepción. El índice 32 tendrá otro descriptor de tipo 32-bit interrupt gate, que atenderá a interrupciones de reloj, y apuntará al código correspondiente. Todos tendrán P=1 y DPL=00.

Para habilitar interrupciones, se deberá cargar con 16 el registro IDTR, que contendrá la base y el límite de la IDT. Luego, se deberá llamar a ~~sti~~ int31.

privilegios

Se generarán los privilegios entre el kernel de nivel 0, y el usuario, de nivel 3. Los niveles de cada estructura ya fueron asignados según correspondía en las otras secciones.

Registros de Control

Y se explicó el CR3, y así todos los flags restantes del CR0, excepto el WP, que será igual a 1. Los otros registros de control también fueron explicados.

Funciones del Scheduler

El scheduler actuará en caso de interrupción de reloj, calculando la siguiente tarea y pasándola a ejecutar esa, y en caso de excepción, reiniciando la tarea anterior y cargando en EIP el valor de EBX = código de error.

2 - void mapear_tarea(pte* dir, unsigned int tarea) {

 dir[0].p = 1;

 dir[0].read_write = 1;

 dir[0].user_supervisor = 1;

 dir[0].addr = dir_paginos_tarea(tarea) + 4;

 dir[0].accessed = 0;

 dir[0].ignore1 = 0;

 dir[0].page_size = 0;

 dir[0].ignore2 = 0;

 dir[0].cache_Disable = 0;

 dir[0].write_through = 0;

 dir[0].global = 0;

 for(unsigned int i = 1; i < 1024; i++)

 dir[i].p = 0;

 pte* tabla = (pte*) (dir[0].addr << 12);

 inicializar_tabla(tabla);

 mapear_kernel(table);

 mapear_paginos_tarea(tabla, tarea);

3

unsigned int dir_paginos_tarea(unsigned int tarea) {

 return 256 + tarea * 5 - 5;

4

void mapear_kernel(pte* tabla) {

 for(unsigned int i = 0; i < 256; i++)

 tabla[i].p = 1;

 tabla[i].read_write = 1;

 tabla[i].user_supervisor = 0;

 tabla[i].addr = i << 12;

5

6

Hoja 5 / 6

```
void inicializar_table (pte* table) {
    for (unsigned int i = 0; i < 1024; i++) {
        table[i].p = 0;
        table[i].accessed = 0;
        table[i].dirty = 0;
        table[i].cacheable = 0;
        table[i].write_through = 0;
        table[i].pat = 0;
        table[i].global = 0;
        table[i].ignored = 0;
    }
}
```

```
void mapear_pag_no_tarea (pte* table, unsigned int
    table[256].p = 1;
    table[256].read_write = 0;
    table[256].user_supervisor = 1;
    table[256].addr = dir_paginas_tarea(tarea) + 1;

    table[257].p = 1;
    table[257].read_write = 1;
    table[257].user_supervisor = 1;
    table[257].addr = dir_paginas_tarea(tarea) + 2;

    table[258].p = 1;
    table[258].read_write = 1;
    table[258].user_supervisor = 0;
    table[258].addr = dir_paginas_tarea(tarea) + 3;
}
```

Se assume que los structs pde y pte están dados.

3. ASM:

`section .data`

`selector: dw 0x0000`

`offset: dd 0x00000000`

`section .text`

`call selector_offset`

~~movl %eax,%gs:[selector]~~

~~andl \$0xf,%gs:[selector]~~

~~movl %eax,%gs:[selector]~~

~~andl \$0xf,%gs:[selector]~~

~~movl %eax,%gs:[selector]~~

~~andl \$0xf,%gs:[selector]~~

~~inc~~

~~Chancay~~ No me alcanzó el tiempo.

Hoja 6/6

4.- ASM:

sección .data

tss_offset: dd 0x00000000

tss_selector: dw 0x0000

sección text

pushad

call pic-fin-int

call sched_tarea_siguiente

mov [tss_selector], ax

jmp far [tss_offset]

popad

iret

C:

uint sched_tarea_siguiente();

tarea_actuel + (tarea_actuel++) % N;

return (0x5 + tarea_actuel) << 3 + 3;

3

Donde tarea_actuel es un unsigned int con la tarea actual, y N es la cantidad de tareas, se asume que hay más de una tarea, y entonces nunca se llama a la misma tarea que estás corriendo.